HDI-Leiterplatten: Any-Layer-HDI-Leiterplatten, Ultra-HDI-Leiterplatten

Hochfrequenz-Leiterplattenmaterial mit geringen Verlusten
Hochgeschwindigkeitsmaterialien mit niedrigem Dämpfungsverlust
R-5775, R-5785, R-5795, TU-872 SLK, TU-872 SLK SP, TU 933+, I-Tera MT40, Astra MT77, Tachyon 100G
EM-888, EM-888(S), EM-888(K), EM-526, EM-528, EM-528K, IT-968, IT-968 SE, IT-988G, IT-988G SE
High-Density Interconnect (HDI)-Leiterplatten nutzen Mikrovias, Via-in-Pad-Technologie und feinere Leiterbahnen/Abstände, um eine höhere Signaldichte und optimale Signalintegrität zu gewährleisten.

HDI-Leiterplatten

IPC-2226 definiert HDI als Leiterplatten mit höherer Verdrahtungsdichte pro Flächeneinheit im Vergleich zu konventionellen Leiterplatten. Gemäß IPC-2226 existieren verschiedene HDI-Typen: Typ I, Typ II und Typ III.

High-Density Interconnect (HDI)-Leiterplatten bieten eine deutlich höhere Schaltungsdichte als Standard-Leiterplatten, wodurch mehr Bauelemente auf kleinerer Fläche platziert werden können. Dies wird erreicht durch:
· Reduzierte Leiterbahnbreiten
· Erhöhte Lagenanzahl
· Einsatz von gestapelten/versetzten/blinden/begrabenen Microvias
· Feinere Leiterbahnen und Abstände

Aufgrund komplexerer Fertigungsprozesse und spezialisierter Materialien sind HDI-Leiterplatten typischerweise teurer als Standard-Leiterplatten. Folgende Kernaspekte müssen Leiterplattendesigner berücksichtigen, wobei sie sichergehen müssen, dass ihr Leiterplattenhersteller die Herausforderungen hochtechnologischer Leiterplatten versteht:

Benchuang Electronics verfügt über die Kompetenzen und Erfahrung für alle Anforderungen – einschließlich High-Density Interconnect (HDI)-Fertigung. HDI-Leiterplatten finden zunehmend Verwendung in Branchen wie Medizintechnik, Militär- und Luftfahrttechnik, insbesondere in Smartphones, Tablets und anderen digitalen Geräten.

HDI-Multilayer-Leiterplatten-Fähigkeiten

Eine HDI-Leiterplatte erfordert kleinere Vias für Lagenübergänge, insbesondere bei feinrasternenden BGA-Bauteilen und mehr Leiterbahnen pro Quadratmillimeter. Um feinrasternende Bauelemente unterzubringen, finden sich typischerweise folgende Merkmale in einem HDI-Layout:

Kleinere Vias: HDI-Leiterplatten verwenden Microvias (mechanisch oder lasergebohrt), Blind-/Buried-Vias und gestaffelte Vias für Lagenübergänge. Diese Vias haben kleinere Aspektverhältnisse als klassische Durchkontaktierungen. Für den Einsatz mit feinrasternenden Bauelementen sind ihre Durchmesser kleiner, was ihre nutzbare Tiefe begrenzt.

Dünnere Leiterbahnen: Die in HDI-Leiterplatten verwendeten dünneren Leiterbahnen sind notwendig, um Verbindungen zu Vias auf jeder Lage sowie zu In-Pad-Vias herzustellen. Die dünneren Leiterbahnen ermöglichen auch eine höhere Leiterbahndichte – daher der Begriff HDI.

Höhere Lagenzahl: Wir haben zwar auch nicht-HDI-Leiterplatten mit hohen Lagenzahlen gefertigt, aber HDI-Leiterplatten können bei Bauteilen mit hoher Anschlussdichte (z.B. FPGAs) leicht 20 oder mehr Lagen erreichen.

Niedrigere Signalpegel: HDI-Leiterplatten sind nicht für Hochspannung oder hohe Ströme geeignet. Der Grund: Die hohe Feldstärke zwischen benachbarten Leitungen würde zu ESD führen, und hohe Ströme würden übermäßige Temperaturanstiege in den Leitern verursachen.

HDI-Leiterplatten-Designrichtlinien

Laden Sie unsere Designrichtlinien für HDI-Leiterplatten herunter

Um Fehler von Anfang an zu vermeiden, haben wir unsere Designrichtlinien als Checkliste zusammengestellt.

Die Datei listet typische Fertigungsmerkmale von HDI-Leiterplatten auf. Die angegebenen Grenzwerte sind nicht vollständig; unsere erfahrenen Ingenieure haben mit allen Arten von Leiterplattenmaterialien gearbeitet und verfügen über das Know-how, um Empfehlungen zu geben und alle Ihre HDI-Leiterplattenfragen zu beantworten. Am wichtigsten ist: Sie wissen, wie sie die Fertigungsfähigkeit unterstützen und die potenziellen Kostentreiber eines Projekts identifizieren können.

Description	Production	Advanced
Structure	3+n+3 (8+N+8 MAX)	9+N+9
Layer Count	2~80L	100L
Min. Board thickness	0.005" (+/-10%)	0.005" (+/-10%)
Max. Board thickness	0.300" (+/-10%)	0.350" (+/-8%)
BGA Pitch	8mils (0.2mm)	6mils (0.15mm)
Min.BGA pad/space	7mils/3mils	5mils/2mils
Materials for build up
Prepreg (FR4 1067/1086/2113)	Yes	Yes
Prepreg (ceramics Ro4350)	Yes	Yes
Laser Drillable Prepreg	Yes	Yes
laser Drillable core (FR4, PI, PTFE, ceramics)	Yes	Yes
laser Drillable Min.Dielectric thickness	2mils	1.5mils
laser Drillable Max.Dielectric thickness	4mils	5mils
Laser via
Min / Max	2.5mils / 6mils	2mils / 6mils
Min via edge to via dege space	6mils	5mils
True position Tolerance	+/-1mils	+/-1mils
Drilling
Min. Drilled blind via diameter (as drilled)	6mils	5mils
Min via edge to via dege space (as drilled)	8mils	7mils
PTH Design
Blind via aspect ratio (dielectric thickness/ Laser drill hole size)	0.8	1
Blind via plating thickness	0.3~1mils	0.3~1mils
Capture pad A/R	2.5mils	2mils
Laser via Fill Material	Epoxy resin/Copper paste	Epoxy resin/Copper paste
Blind via aspect ratio (as drilled) (dielectric thickness/ drilling hole size)	0.5	0.5
Blind via plating thickness (as drilled)	0.8mils	1.0mils
Capture pad A/R (as drilled)	3mils	2mils
Outer Layer
Min. Trace/Space	2mils / 2mils	1.5mils / 1.5mils
Min. pad over drill size	6mils	5mils
Max. Copper thickness	12 oz	30 oz
Line/ pad to board edge	8mils	7mils
Line Tolerance	+/-15%	+/-10%
Inner Layer
Min.Trace/Space	1.5mils / 1.5mils	1.2mils / 1.5mils
Min. Copper Thickness	1/3oz	1/7 oz
Max. Copper Thickness	10oz	12oz
Min. Core Thickness	2mils	1.5mils
Line/ pad to drill hole	7mils	6mils
Line/ pad to board edge	8mils	7mils
Line Tolerance	+/-10%	+/-10%

Mehr anzeigen +

HDI-Leiterplatte 1+N+1

Dies ist die einfachste HDI-Leiterplattenstruktur, geeignet für BGAs mit geringerer I/O-Anzahl. Sie verfügt über feine Leiterbahnen, Microvias und Registrierungstechnologien für 0,4-mm-Ball-Pitch, hervorragende Montagestabilität und Zuverlässigkeit und kann kupfergefüllte Vias enthalten.

Bei diesem 1-N-1-Stack-up steht die „1“ für eine sequenzielle Lamination auf jeder Seite des Cores. Eine sequenzielle Lamination fügt zwei Kupferlagen hinzu, sodass insgesamt N+2 Lagen entstehen. Dieser Stack-up weist keine gestapelten Vias auf. Es gibt eine zusätzliche Lamination, aber keine Via-Stapelung. Das Buried-Via wurde mechanisch gebohrt. Eine leitfähige Füllung des Vias ist nicht erforderlich, da es sich natürlich mit Dielektrikum füllt. Die zweite Lamination fügt die oberste und unterste Lage hinzu. Abschließend erfolgt eine mechanische Endbohrung. Der Leiterplattenhersteller plant die richtige Menge Prepreg zwischen Lage 1 und 2 ein, damit das Harz in das Buried-Via fließt.

HDI-Leiterplatte 2+N+2

2+N+2 in der Leiterplattenfertigung bezieht sich auf eine Stack-up-Struktur im Design einer Leiterplatte. Die Zahlen „2“ und „2“ geben die Anzahl der Kupferlagen (oder anderer Materialien) im Core an, der die elektrische Verbindung und Stabilität für die Bauteile bietet. „N“ steht für die Anzahl zusätzlicher Signallagen, die zwischen der Core-Lage eingefügt werden können. Der Wert von „N“ wird durch die Komplexität und Anzahl der benötigten elektrischen Verbindungen bestimmt.

Beispielsweise bezieht sich der Begriff „4+N+4“ in der sequenziellen Lamination von Leiterplatten auf die Anzahl der Lagen im Fertigungsprozess einer Leiterplatte.

Die Stack-up-Struktur ist entscheidend für die elektrische Leistung, Signalintegrität und thermische Management der Leiterplatte. Durch vier Lagen im Core und zusätzliche N-Lagen im Inneren kann der Designer das Routing, die Abschirmung und die Entkopplungsstrategien optimieren, um die elektrischen Anforderungen zu erfüllen. Die zusätzlichen vier Core-Lagen verbessern die mechanische Stabilität der Leiterplatte.

Insgesamt bietet die 4+N+4-Stack-up-Struktur in der Leiterplattenfertigung ein ausgewogenes Design, das die notwendige elektrische Leistung, Zuverlässigkeit und mechanische Festigkeit für die Leiterplatte gewährleistet.

Any-Layer-Leiterplatten

Dies sind Leiterplatten, die durch die Kombination von Lasertechnologie und gefüllter Galvaniktechnologie freie Verbindungen zwischen allen Lagen ermöglichen und ultrafeine Verarbeitung erlauben. Mit höherer Designfreiheit und höherer Verdrahtungsdichte sind diese Leiterplatten ideal für die Miniaturisierung und Dünnbauweise von Smartphones und anderen Hochleistungsgeräten.

Any-Layer-HDI-Leiterplatten werden manchmal als „Any-Layer-HDI“ bezeichnet, was bedeutet, dass Signale auf hochverdichteten Verbindungen zwischen beliebigen Lagen im Stack-up geroutet werden können. Diese fortschrittlichen HDI-Leiterplatten enthalten mehrere Lagen kupfergefüllter, gestapelter In-Pad-Microvias, die noch komplexere Verbindungen ermöglichen. Bei Any-Layer-HDI-Leiterplatten hat jede Lage ihre eigenen kupfergefüllten, lasergedrillten Microvias. Any-Layer-HDI-Leiterplatten verwenden ausschließlich gestapelte, kupfergefüllte Microvias, um Verbindungen durch jede Lage herzustellen. Dadurch können Verbindungen zwischen zwei beliebigen Lagen der Leiterplatte hergestellt werden, sobald die Lagen gestapelt sind. Dies bietet nicht nur mehr Flexibilität, sondern ermöglicht es Designern auch, die Verbindungsdichte auf jeder Lage zu maximieren.

Struktur von HDI-Leiterplatten

Das Institute for Printed Circuits (IPC-2226) definiert sechs Designstrukturen für HDI-Leiterplatten. Diese Strukturen werden durch die IPC-2226-Norm festgelegt. Jede Struktur kann durch die Notation i+[C]+i dargestellt werden, wobei i die Anzahl der Lagen auf jeder Seite des „Cores“ [C] angibt. Der Core einer Leiterplatte ist das starre Basismaterial, auf das Kupferleiterbahnen aufgebracht werden. Nachfolgend sind die drei am häufigsten verwendeten Strukturen in der Herstellung von HDI-Leiterplatten aufgeführt.

Laut IPC-2226-Spezifikation werden HDI-Merkmale in drei Typen unterteilt:

Typ I: Microvia-Merkmale mit einer Größe von 0,15 mm (6 mil) oder weniger.
Typ II: Blind-Via-Merkmale, bei denen das Via nicht durch die gesamte Leiterplatte verläuft und auf einer inneren Lage endet. Die Größe von Typ-II-Vias liegt typischerweise zwischen 0,15 mm und 0,50 mm (6 mil bis 20 mil).
Typ III: Durchkontaktierungs-Merkmale, bei denen das Via durch die gesamte Leiterplatte verläuft und auf beiden Seiten herausragt. Die Größe von Typ-III-Vias ist typischerweise größer als 0,50 mm (20 mil).

Jeder HDI-Typ ist für spezifische Anforderungen ausgelegt und wird in verschiedenen Anwendungen eingesetzt. Die IPC-2226-Spezifikation liefert Designrichtlinien und Leistungskriterien für HDI-Merkmale und wird in der Elektronikindustrie als Referenz für die Entwicklung und Herstellung hochverdichteter Leiterplatten genutzt.

Basierend auf der IPC-2315-Norm des Institute of Printed Circuits (IPC) können Hersteller HDI-Leiterplatten mit den Stack-up-Typen I, II, III, IV, V oder VI verwenden. Die Typen IV, V und VI sind jedoch teurer in der Fertigung und meist nicht für hochverdichtete Leiterplatten mit anspruchsvollen Routing- und BGA-Breakout-Anforderungen geeignet.

Fertigungsfähigkeit von HDI-Designs. Die Fertigungsfähigkeit von HDI-Designs hängt maßgeblich von den Via-Strukturen ab. Microvia-Strukturen haben einen großen Einfluss auf den Fertigungsprozess, da sie die Anzahl der Laminationszyklen direkt beeinflussen. Je mehr Variationen es bei den Lagen gibt, in denen Microvias beginnen und enden, desto mehr sequenzielle Laminationen sind für die Leiterplattenfertigung erforderlich.

Fertigung von Any-Layer-HDI-Leiterplatten

Der Any-Layer-HDI-Fertigungsprozess beginnt mit einem ultradünnen Core mit lasergedrillten Microvias und einer massiven kupfergefüllten Basis. Nachdem das erste Microvia auf einer inneren Lage mit Kupfer gefüllt wurde, wird die nächste Dielektrikumslage in sequenzieller Lamination hinzugefügt. Anschließend wird die neue Lage lasergedrillt, um die Any-Layer-HDI-Leiterplatte aufzubauen, und die Vias in dieser Lage werden mit Kupfer gefüllt. Dieser Prozess wird wiederholt, bis der gewünschte Stack mit kupfergefüllten Microvias erreicht ist. Die sequenzielle Kupferfüllung verbessert die strukturelle Integrität der Leiterplatte und verhindert Einfallstellen/Lunker in den inneren Microvias, sofern die Aufbauprozesse stabile Galvanikgrenzflächen erzeugen, falls gestapelte Microvias verwendet werden.

Sequenzielle Laminationszyklen

Die sequenzielle Lamination von Leiterplatten ist ein Prozess, bei dem mehrere Lagen aus Metall und Isoliermaterialien schrittweise gestapelt und laminiert werden. Dieses Verfahren wird eingesetzt, um mehrlagige Leiterplatten mit komplexeren und dichteren Schaltungsstrukturen herzustellen. Bei der sequenziellen Lamination wird jede Lage einzeln hinzugefügt, wobei ein Trockenfilm-Photoresist auf jede Lage aufgebracht und anschließend geätzt wird, um das gewünschte Leiterbild zu erzeugen. Dieser Prozess wird für jede Lage wiederholt, und nachdem alle Lagen zusammengefügt sind, wird der gesamte Stapel unter Hitze und Druck verpresst und ausgehärtet, um eine feste und hochverdichtete Leiterplatte zu bilden.

Jeder Laminationszyklus bzw. jeder sequenzielle Laminationsprozess umfasst das Stapeln der gewünschten Anzahl an Materiallagen, gefolgt von der Anwendung von Hitze und Druck, um die Lagen miteinander zu verbinden. Der Prozess wird für jeden Zyklus wiederholt, bis die gewünschte Enddicke erreicht ist.

Herausforderungen bei sequenziellen Laminationszyklen in Leiterplatten

Laminationsgleichmäßigkeit: Die Sicherstellung einer gleichmäßigen Laminationsqualität über mehrere Zyklen hinweg ist eine große Herausforderung, da es schwierig ist, die Gleichmäßigkeit von Druck, Temperatur und Zeit zu kontrollieren, was zu ungleichmäßiger Lamination führen kann.
Delamination: Delamination ist ein häufiges Problem, das auftritt, wenn die Verbindung zwischen den Lagen einer Leiterplatte schwächer wird oder versagt. Dies kann durch mehrere Laminationszyklen begünstigt werden, die das Delaminationsrisiko erhöhen und zum Ausfall der Leiterplatte führen können.
Verzug: Verzug ist ein weiteres häufiges Problem, das mit mehrfachen Laminationszyklen verbunden ist. Verzug entsteht, wenn die Leiterplatte ungleichmäßig erhitzt und abgekühlt wird, was zu einer Verformung der Leiterplatte führt und sie verzogen werden lässt.
Laminationsfehler: Laminationsfehler wie Lufteinschlüsse, Risse und Hohlräume können während des Laminationsprozesses auftreten. Diese Fehler können die Leiterplatte schwächen und ihre Zuverlässigkeit beeinträchtigen.
Materialkompression: Mehrere Laminationszyklen können auch zu einer Materialkompression führen, wodurch die Leiterplatte ihre ursprüngliche Dicke verliert. Dies kann die Leistung und Zuverlässigkeit der Leiterplatte beeinträchtigen.

Anwendungen von HDI-Leiterplatten

Mobilgeräte:
Smartphones/Tablets

Entsprechend dem Trend zu hochfunktionalen Mobilgeräten setzt unser Unternehmen Build-up-Stack-Vias, Staggered-Vias, gefüllte Vias und Feine-Leiterbahnen im Fertigungsprozess für kleine, hochverdichtete und qualitativ hochwertige Leiterplatten ein.
Speichermodule (DIMM/SODIMM): Desktop-PCs/Notebooks/Workstations/Server

Um die Leistung von PCs zu verbessern, die eine schnelle Verarbeitung großer Datenmengen erfordern, bietet unser Unternehmen Leiterplatten für DIMMs und SODIMMs in verschiedenen Ausführungen sowie kundenspezifische Lösungen für Server und Workstations an.

SSDs:
Desktop-PCs/Notebooks/Workstations/Server

Mit ihrem geringen Stromverbrauch und hohen Verarbeitungsgeschwindigkeit entwickeln sich SSDs (Solid State Drives) zu umweltfreundlichen Speichergeräten der nächsten Generation. Sie werden zum Standard-Sekundärspeicher für PCs werden. Unser Unternehmen liefert bereits mehrlagige, hochwertige Leiterplatten für diese Anwendung.

Displays (LCD/OLED):
OLED-TVs/PC-Monitore/Notebook-Displays/Mobile- und Tablet-Displays

Die Displaytechnologie wird weiter wachsen, begleitet von der rasanten Entwicklung der Informations- und Kommunikationsindustrie. Aktuell werden hohe Auflösung, hohe Integrationsdichte, geringe Bautiefe und leichtes Gewicht gefordert. Unser Unternehmen bietet Build-up-Stack-Vias, Staggered-Vias, gefüllte Vias und feine Leiterbahnabstände entsprechend den Kundenanforderungen an, um hochverdichtete, qualitativ hochwertige Leiterplatten für verschiedene Displayprodukte bereitzustellen.

HDI-Leiterplatten